电话 （销售）：，电话 （研发 ）：021-2307-2000，传真：021-5241-4564
上海市长宁区长宁路1027号 兆丰广场13-18层， 邮编：200050
：https://www.synopsys.com/zh-cn.html
新思科技（上海）有限公司
曾用名：先驱微电子（上海）有限公司
上海办公室
北京办公室
北京市海淀区科学院南路2号 融科资讯中心A座711-718室
邮编：100190
电话：+86010-5986-0600
传真：+8610-5986-0610
深圳办公室
深圳市福田区中心四路1-1号嘉里建设广场3期2303-2304室
邮编：518048
电话：+86-755-8251-9800
传真：+86-755-8251-9801
香港办公室
香港九龙旺角太子道西193号新世纪广场2座15楼1510室
电话：+00852-2369-8156
传真：+00852-2739-7131
武汉办公室
湖北省武汉东湖新技术开发区高新大道999号 武汉未来科技城海外人才大楼8-10层
邮编：430206
电话：+86027-5937-3600
传真：+8627-5923-3878
厦门办公室
福建省厦门市思明区观日路30号306室
邮编：361008
电话：+86-592－301-2400
传真：+86-592－328-5600
澳门办公室
澳门冼星海大马路105号金龙中心6楼C-G室
电话：+853-2875－2597
传真：+853-2875－2240
Synopsys Saber仿真软件被誉为全球***先进的系统仿真软件，是***的多技术、多领域的系统仿真产品，现已成为混合信号、混合技术设计和验证工具的业界标准，可用于电子、电力电子、机电一体化、机械、光电、光学、控制等不同类型系统构成的混合系统仿真，为复杂的混合信号设计与验证提供了一个功能强大的混合信号仿真器，兼容模拟、数字、控制量的混合仿真，可以解决从系统开发到详细设计验证等一系列问题。
在现代电子信息产业的庞大生态系统中，电子设计自动化（EDA）软件和半导体知识产权（IP）是支撑芯片设计与制造的关键基础。Synopsys（新思科技）作为该领域的全球领军企业，自成立以来，始终以创新技术推动着芯片设计效率与效能的提升，深刻影响着从消费电子到汽车电子、从通信设备到人工智能等众多行业的发展进程。本文将全面深入地剖析 Synopsys 公司，从其发展历程、核心业务、技术创新、市场影响、行业生态构建等多个维度展开阐述，力求展现这家企业在电子设计自动化与半导体 IP 领域的全貌。
Synopsys 公司由 Aart de Geus、Bill Krieger、Dave Gregory 和 Rick Rudell 于 1986 年共同创立。公司成立之初，便聚焦于电子设计自动化领域，当时的电子设计行业正面临着设计复杂度不断提升与设计工具效率不足的矛盾。Synopsys 推出的首款产品 —— 逻辑综合工具 Design Compiler，带来了***性的创新。在此之前，芯片设计中的逻辑电路设计多依赖手工或半手工方式，效率***低且容易出错。Design Compiler 能够自动将高层次的硬件描述语言（HDL）设计转化为优化的门级电路实现，***大地缩短了设计周期，提高了设计质量，迅速在行业内获得关注，为公司奠定了在 EDA 领域的初步地位，也开启了 EDA 工具自动化、智能化发展的新方向。
在初创后的几年里，Synopsys 不断完善 Design Compiler 等核心产品，优化算法，拓展对不同设计规范和工艺节点的支持。同时，积***建立与半导体制造企业、芯片设计公司的合作关系，深入了解行业需求，以需求为导向推动产品迭代。到 1990 年代初期，Synopsys 已经在逻辑综合细分领域占据了重要市场份额，成为 EDA 行业中新兴的有力竞争者，初步展现出其技术创新驱动发展的强大***。
随着电子设计行业的进一步发展，芯片设计涉及的环节越来越多，从前端设计到后端验证，从物理实现到签核分析，单一的逻辑综合工具已无法满足企业全流程设计需求。Synopsys 敏锐地洞察到行业趋势，开启了通过战略并购拓展业务版图、构建完整 EDA 解决方案的进程。
1995 年，Synopsys 收购了 Epic Design Technology，强化了其在时序分析方面的能力，为后续更精准的芯片设计优化提供支持。此后，又陆续收购了多家在不同 EDA 细分领域具备技术优势的企业，如 1998 年收购 Viewlogic Systems，完善了其在硬件描述语言仿真、验证等环节的工具链；2002 年收购 Avanti Corporation，获得了先进的物理设计和验证技术，包括布局布线、物理验证等工具，***大地丰富了自身的 EDA 产品矩阵，能够为客户提供从设计前端到后端的更完整流程支持。
除了并购拓展 EDA 业务，Synopsys 也开始重视半导体 IP 业务的布局。半导体 IP 是指经过验证的、可重复使用的芯片设计模块，如 CPU 内核、接口电路（USB、PCIe 等）、存储器控制器等。随着芯片设计复杂度指数级增长，“复用” 成为提高设计效率、缩短上市时间的关键策略，半导体 IP 市场需求日益旺盛。Synopsys 通过内部研发和外部收购相结合的方式进入该领域，逐步构建起丰富的 IP 产品组合，为后续在 IP 领域的竞争奠定基础。
在这一阶段，Synopsys 凭借持续的技术创新和积***的并购策略，不断完善自身的 EDA 工具链和 IP 产品体系，市场份额逐步扩大，从单纯的逻辑综合工具提供商，转变为能够覆盖芯片设计全流程、提供多元化技术解决方案的综合企业，在全球 EDA 与半导体 IP 市场的影响力日益提升，与 Cadence、Mentor Graphics（后被 Siemens 收购 ）等企业共同构成了 EDA 行业的***梯队。
进入 2010 年代，全球电子信息产业迎来新一轮变革，人工智能、物联网、大数据、自动驾驶等新兴技术快速发展，对芯片的性能、功耗、功能多样性提出了更严苛的要求。同时，半导体制造工艺持续微缩，从 28nm、14nm 到 7nm、5nm 乃至更先进的节点，芯片设计面临的挑战呈几何级数增长，如设计复杂度、功耗管理、验证难度、制造协同等问题。Synopsys 顺应行业发展趋势，在技术创新和全球化布局方面持续深化。
在技术创新上，聚焦于解决先进工艺节点下的设计难题。例如，针对 7nm 及以下工艺的设计，开发更精准的时序分析、功耗优化、物理验证工具，应对制程变异、信号完整性等挑战；在验证领域，随着芯片功能复杂度提升，传统的验证方法效率低下，Synopsys 推出基于机器学习、形式验证、硬件加速验证等先进技术的解决方案，如 Verification Continuum 平台，实现从规范到签核的全流程验证自动化与智能化，大幅提高验证效率，缩短验证周期。
在半导体 IP 方面，紧跟市场需求和技术标准演进，不断升级和拓展 IP 产品。针对高速接口技术，如 USB 4.0、PCIe 5.0/6.0 等，开发高性能、低功耗的 IP 核，助力客户快速实现产品的接口功能迭代；在人工智能芯片设计热潮中，推出面向深度学习加速的 IP，如神经网络处理器（NPU）IP，支持不同架构和算法的灵活配置，满足边缘计算、数据中心等不同应用场景对 AI 算力的需求。
全球化布局上，Synopsys 在巩固欧美、亚洲（日本、韩国、中国台湾等）传统市场的同时，加大对新兴市场和地区的投入。在中国市场，随着本土芯片设计产业的快速崛起，Synopsys 积***与国内芯片设计企业、高校、科研机构合作，建立联合实验室、开展技术培训等，既推动了国内电子设计水平的提升，也进一步拓展了自身在华业务。同时，在全球范围内建立多个研发中心，汇聚世界各地的技术人才，加强技术创新的广度和深度，以更好地应对不同地区、不同客户的多样化需求。
经过多年发展，Synopsys 如今已成为全球***的电子设计自动化（EDA）软件和半导体知识产权（IP）提供商，服务于全球众多***半导体公司、系统级芯片（SoC）设计企业以及电子设备制造商，在 EDA 全流程工具、半导体 IP 复用等领域占据重要市场地位，持续***电子设计自动化与半导体 IP 行业的发展潮流。
Synopsys 的 EDA 工具覆盖了芯片设计从前端到后端的完整流程，是帮助设计师将概念转化为实际可制造芯片的关键技术支撑。
- 前端设计与综合：核心产品 Design Compiler 依然是行业内逻辑综合的标杆工具。它支持 Verilog、VHDL 等多种硬件描述语言输入，通过先进的算法优化，将高层次的算法级、寄存器传输级（RTL）设计转化为门级网表，并在这个过程中实现面积、时序、功耗等多目标优化。针对先进工艺节点，Design Compiler 引入了更精准的工艺模型和优化策略，应对制程变异带来的时序不确定性，确保设计在不同制造条件下的可靠性。例如，在 7nm 工艺设计中，能够有效平衡高性能与低功耗需求，帮助设计师在有限的芯片面积内实现复杂功能的高效集成。
除了逻辑综合，前端设计还包括设计规划等环节。Synopsys 的相关工具可协助设计师进行芯片架构规划，分析不同模块的面积、性能需求，确定合理的模块划分与互连方式，为后续设计奠定基础。
- 后端物理实现：收购 Avanti 等企业后整合而来的物理设计工具，涵盖布局布线、时序收敛、物理验证等关键环节。布局布线工具能够根据设计的时序、功耗、面积约束，自动完成电路元件的布局和互连线的布线，优化线长、减少信号延迟和串扰。在先进工艺下，布线难度显著增加，Synopsys 的工具通过多层金属布线优化、动态布线调整等技术，***布线的可制造性和信号完整性。
时序收敛是后端设计的难点之一，随着芯片工作频率提升，对时序精度要求***高。Synopsys 的时序分析与优化工具，能够精准提取寄生参数，进行静态时序分析（STA）和动态时序验证，发现时序违规问题并提供优化建议，如调整单元位置、插入缓冲器等，确保芯片在所有工作条件下满足时序要求。
物理验证方面，包括设计规则检查（DRC）、版图一致性检查（LVS）等。Synopsys 的工具严格遵循半导体制造企业的设计规则，检查版图中的几何图形、间距、层数等是否符合要求，同时验证版图与电路网表的一致性，避免因设计错误导致制造失败，保障芯片设计从虚拟到物理实现的正确性。
芯片设计中，验证环节的工作量占比往往超过总设计量的一半，且随着芯片功能复杂度提升，验证难度和重要性愈发凸显。Synopsys 提供了全面的验证解决方案，构建了从功能验证到物理签核的完整验证体系。
- 功能验证：Verification Continuum 平台是其功能验证的核心框架，整合了多种验证技术和工具。其中，基于仿真的验证工具支持大规模的测试向量仿真，模拟芯片在不同输入条件下的功能行为；形式验证工具则利用数学方法，对设计的功能正确性进行 exhaustive（穷尽式）验证，能够发现仿真难以覆盖的边界条件和潜在错误，尤其适用于关键模块（如处理器内核、安全关键电路等）的验证。
此外，硬件加速验证技术通过将设计的部分或全部映射到硬件加速平台（如 FPGA 加速、专用验证硬件），大幅提高验证速度，缩短验证周期。对于复杂的系统级芯片（SoC）设计，包含多个处理器、接口、外设等模块，Verification Continuum 平台能够实现跨模块、跨层次的协同验证，确保整个系统的功能正确性和兼容性。
- 签核验证：签核是芯片设计流片前的关键环节，需要对设计的时序、功耗、可靠性等进行***终确认，确保设计能够成功制造并稳定工作。Synopsys 的签核工具包括高精度的时序签核、功耗签核和可靠性签核工具。
时序签核在物理实现后的基础上，进一步考虑制造变异、电压温度变化等实际工作条件，进行更严格的时序分析，确保芯片在所有***端情况下仍能满足性能要求。功耗签核则准确计算芯片的动态功耗和静态功耗，帮助设计师优化功耗分布，避免因功耗过高导致芯片发热、可靠性下降等问题。可靠性签核针对电迁移、静电放电（ESD）、闩锁效应等可靠性问题进行分析和验证，保障芯片在长期使用中的稳定性和耐用性。这些签核工具为芯片流片提供了关键的质量保障，降低流片失败风险，减少设计迭代成本。
随着电子设备之间数据交互需求的不断增长，高速、稳定的接口技术成为芯片设计的必备要素。Synopsys 的接口 IP 覆盖了众多主流标准，是其 IP 业务的重要组成部分。
-
USB 接口 IP：从早期的 USB 2.0、USB 3.0 到***的 USB 4.0 标准，Synopsys 提供了完整的 IP 解决方案。这些 IP 核实现了 USB 协议的物理层（PHY）和控制器功能，支持高速数据传输、电源管理、设备枚举等功能。针对不同应用场景，如消费电子（手机、平板电脑）、计算机外设（键盘、鼠标、存储设备）等，优化了功耗和性能，能够在满足 USB 标准规范的同时，适配不同芯片的设计需求，帮助客户快速实现 USB 接口功能，减少自主开发的时间和成本。
-
PCIe 接口 IP：PCIe（Peripheral Component Interconnect Express）是计算机内部和外部设备高速互连的关键标准，广泛应用于显卡、固态硬盘、服务器扩展卡等设备。Synopsys 的 PCIe IP 支持从 PCIe 3.0 到 PCIe 6.0 的不同版本，具备高性能、低功耗、高可靠性的特点。在物理层，采用先进的信号调理技术，应对高速信号传输中的噪声、衰减等问题，保障数据传输的准确性；在协议层，实现了完整的 PCIe 协议栈，支持多种传输模式和流量控制机制，满足不同带宽需求的应用场景，如数据中心的高速数据交换、人工智能训练卡的算力扩展等。
-
其他接口 IP：还包括以太网接口 IP（支持 10G、25G、100G 等以太网标准 ）、DisplayPort 接口 IP（用于显示设备连接 ）、MIPI 接口 IP（移动设备显示、摄像头接口标准 ）等。这些接口 IP 均遵循相应的行业标准，经过严格的验证和优化，能够帮助芯片设计企业快速集成接口功能，适配不同的电子设备应用场景，加速产品上市进程。
在现代芯片设计中，尤其是系统级芯片（SoC），处理器是核心组件之一，同时随着人工智能等技术发展，异构计算架构（结合 CPU、GPU、NPU、DSP 等不同计算单元 ）成为趋势。Synopsys 在处理器及异构计算 IP 领域具备深厚技术积累。
-
CPU IP：其 ARC 处理器系列是面向嵌入式和物联网应用的 32 位 / 64 位可配置处理器 IP。与传统的通用 CPU IP 不同，ARC 处理器支持高度定制化，设计师可以根据应用需求（如低功耗、高性能、特定指令集支持等 ）配置处理器的内核架构、缓存大小、指令集扩展等。例如，在物联网边缘设备中，对功耗和成本敏感，可配置出精简、低功耗的 ARC 处理器内核；而在一些需要较高计算性能的智能设备（如工业控制网关 ）中，则可配置更强大的内核、更大的缓存，提升数据处理能力。这种可定制性使得 ARC 处理器 IP 能够广泛适配从消费电子到工业控制、从汽车电子到智能家居等不同领域的嵌入式应用需求。
-
异构计算 IP：为应对人工智能等新兴应用的算力需求，Synopsys 推出了神经网络处理器（NPU）IP 等异构计算模块。NPU IP 针对深度学习算法进行硬件架构优化，支持多种神经网络模型（如 CNN、RNN、Transformer 等 ）的高效推理和训练（根据应用场景不同侧重 ）。通过与 CPU、GPU 等其他计算单元的协同，构建异构计算平台，能够充分发挥不同计算单元的优势，在满足性能需求的同时优化功耗。例如，在智能手机的 AI 处理中，NPU 可快速处理图像识别、语音助手等 AI 任务，减轻 CPU 负担，提升设备的响应速度和能效比；在数据中心的 AI 服务器中，多 NPU 与 GPU、CPU 的协同可加速深度学习训练过程，提高算力密度。
随着电子设备应用场景的拓展，尤其是在汽车电子、金融科技、物联网等领域，芯片的安全性至关重要。Synopsys 提供了一系列安全与加密 IP，保障芯片在数据存储、传输、处理过程中的安全性。
-
加密 IP：包括对称加密（如 AES – 128/256 ）、非对称加密（如 RSA、ECC ）IP 核，实现数据的加密和解密功能。这些加密 IP 遵循国际通用的加密标准，经过严格的安全性验证，能够为芯片提供底层的加密能力。例如，在物联网设备与云端的通信中，使用 AES 加密 IP 对传输数据进行加密，防止数据被窃取或篡改；在金融 IC 卡中，利用 RSA/ECC 加密 IP 保障交易过程中的身份认证和数据安全。
-
安全验证与防护 IP：除了加密，还包括安全启动、安全调试、硬件防护（如防篡改、防侧信道攻击 ）等 IP。安全启动 IP 确保芯片在启动过程中仅加载经过认证的合法程序，防止恶意软件注入；安全调试 IP 在芯片调试阶段保障调试接口的安全性，避免调试过程中芯片内部数据泄露；硬件防护 IP 则通过设计特殊的电路结构和算法，抵御侧信道攻击（如通过功耗分析、电磁辐射分析获取加密密钥 ）、物理篡改等安全威胁，为芯片构建多层次的安全防护体系，满足汽车、金融、工业等对安全要求***高领域的应用需求。
Synopsys 在 EDA 工具和半导体 IP 的研发中，始终以先进算法为核心驱动力，不断突破设计优化的边界。
在逻辑综合算法方面，持续改进的优化算法能够在更短时间内探索更大的设计空间，找到面积、时序、功耗的***平衡点。例如，基于机器学习的优化算法被引入到 Design Compiler 中，通过对大量历史设计数据的学习，预测不同优化策略对设计目标的影响，动态调整综合过程中的优化参数，提高综合结果的质量和效率。在处理大规模复杂设计时，这种智能算法能够有效减少设计迭代次数，缩短设计周期。
在物理设计的布局布线算法中，面对先进工艺节点下的高密度、复杂布线需求，Synopsys 开发了基于模拟退火、遗传算法等智能优化算法的布局布线引擎。这些算法能够在满足时序、功耗约束的前提下，优化元件布局和互连线分布，减少线长和信号延迟，同时降低布线拥塞，提高芯片的可制造性。例如，在 7nm 工艺的芯片设计中，复杂的布线结构和严格的制造规则要求布局布线算法具备***高的精度和效率，Synopsys 的算法通过多层金属层的协同优化和动态调整，有效应对了这些挑战。
